Sự khác biệt giữa Verilog! và ~?

Question

Vì vậy, nó đã kết thúc rằng các lỗi đã giữ tôi trong nhiều ngày, là một phần của mã nên đánh giá để đánh giá sai để True. mã ban đầu của tôi đã đi một cái gì đó như:

if(~x && ~y) begin 
    //do stuff 
end 

ví dụ: Nếu x là KHÔNG MỘT và y là KHÔNG MỘT sau đó làm công cụ. Bước qua trình gỡ lỗi, tôi nhận ra ngay cả khi x là 1 biểu thức trong câu lệnh if vẫn dẫn đến TRUE và mã tiếp theo được thực thi.

Tuy nhiên, khi tôi thay đổi tuyên bố:

if(x == 0 && y == 0) begin 
//do stuff 
end 

và cũng đã cố gắng:

if(!x && !y) begin 
//do stuff 
end 

mã trong if-tuyên bố không được đánh giá đó là hành vi mong đợi. Tôi hiểu rằng ~ là một sự phủ nhận bitwise và! một phủ định hợp lý, nhưng không nên (~ x & & ~ y) và (! x & &! y) đánh giá điều tương tự? Tôi sợ codebase quá lớn, vì vậy tôi không thể dán nó ở đây, nhưng đây là thay đổi duy nhất tôi thực hiện để làm cho mã hoạt động như tôi dự định. Cảm ơn.

---

Để đáp lại, với một trong các ý kiến ​​dưới đây, tôi đã tạo ra một thử nghiệm hợp cụ thể để kiểm tra hành vi này:

'10ns khoảng thời gian/1ns

mô-đun test_negation();

integer x, y; 

initial begin 
    x = 1; y = 0; 

    if(~x && ~y) begin 
     $display("%s", "First case executed"); 
    end 

    if(!x && !y) begin 
     $display("%s", "Second case executed"); 
    end 

    if(x == 0 && y == 0) begin 
     $display("%s", "Third case executed"); 
    end 
end endmodule 

Điều lạ lùng là, "Trường hợp đầu tiên thực hiện" được in để xác nhận hành vi ban đầu tôi quan sát.

Answer 1

Biểu tượng ! biểu thị sự phủ định boolean hoặc logic. Đối với bất kỳ giá trị nào của x khác 0, !x đánh giá là không hoặc sai và khi x bằng 0, !x đánh giá thành một hoặc đúng.

Biểu tượng ~ thể hiện sự phủ định bitwise. Mỗi bit trong giá trị được bật, do đó, đối với x == 0xA5A5 16 bit, ~x sẽ đánh giá là 0x5A5A.

if() có điều kiện mong đợi một biểu thức đánh giá đúng hoặc sai, trong đó bất kỳ thứ gì khác không phải (dương hoặc âm) là đúng và số không là false.

&& là logic AND. Phải mất hai biểu thức, đánh giá thành một hoặc đúng nếu và chỉ khi cả hai biểu thức là đúng. Một lần nữa, "true" ở đây có nghĩa là nonzero, dương hoặc âm.

Với tất cả điều này, chúng ta có thể thấy rằng thời gian chỉ ~x và !x đánh giá với giá trị tương tự là khi x == -1, hoặc, nếu x là unsigned, khi x == MAX_UNSIGNED.

Answer 2

~ là nhà khai thác bit-khôn ngoan và trả về đảo ngược đối số.

! là toán tử logic và trả về một bit.

Ví dụ:

reg [7:0] bit_wise, logic_op; 
initial begin 
    bit_wise = ~8'hA1; // bit_wise == 8'h6E 
    logic_op = !8'hA1; // logic_op == 8'b00 
    $display("bit_wise:%h logic_op:%h", bit_wise, logic_op); // bit_wise:5e logic_op:00 
end 

Ví dụ của bạn:

if(~x && ~y) begin 
    //do stuff 
end 

là có hiệu quả tương tự như:

if(x!='1 && y!='1) begin // '1 means the with of x all 1s and the with of y all 1s 
    //do stuff 
end 

Nói chung phong cách mã hóa tốt nhất là sử dụng toán tử logic bên trong câu lệnh if . Chỉ sử dụng toán tử bit-khôn ngoan với thao tác gán dữ liệu.

Answer 3

Tôi hiểu. Biến "x" trong mã trên là một số nguyên Verilog (integer x;). Tuy nhiên, số nguyên được Verilog đại diện dưới dạng số nguyên 32 bit. Vì vậy, mặc dù x là "1" như tôi đã quan sát, ~ x sẽ không dẫn đến "0" nhưng trong "11111111111111111111111111111110"! Và do đó, không có gì ngạc nhiên khi Trường hợp đầu tiên được thực hiện. Lỗi của tôi. Cảm ơn tất cả các câu trả lời.