6Nhiệt
3Trả lời
Gán số nguyên để reg trong Verilog
6Nhiệt
1Trả lời
Đi qua một dây 256-bit để một hàm C qua Verilog VPI
27Nhiệt
3Trả lời
Làm thế nào để khai báo và sử dụng mảng byte 1D và 2D trong Verilog?
5Nhiệt
1Trả lời
Tải một nửa từ và byte tải trong một sơ đồ chu trình đơn
15Nhiệt
7Trả lời
Sự khác nhau giữa $ stop và $ finish trong Verilog là gì?
5Nhiệt
1Trả lời
21Nhiệt
8Trả lời
Diễn đàn lập trình có liên quan đến VHDL/Verilog?
27Nhiệt
7Trả lời
8Nhiệt
6Trả lời
7Nhiệt
7Trả lời