Những gì hiện "net" đứng trong Verilog?

Question

Tôi mới bắt đầu học Verilog. Theo tôi hiểu, Verilog có net kiểu dữ liệu.

net có nghĩa là gì?

Answer 1

Mạng là loại dữ liệu như vậy, nơi bạn không sử dụng để lưu trữ giá trị. Chúng đại diện cho các kết nối vật lý. Bạn có thể nghĩ dây như một loại dữ liệu mạng.
Bạn có thể xem thêm trên lưới here.

Answer 2

A net viết tắt là mạng và mạng là một nhóm thiết bị có chung kết nối, dây trong hầu hết các trường hợp tại đây. Tôi đã viết một short article để giải thích tại sao Verilog có lưới.

Answer 3

Lưới: thể hiện các kết nối cấu trúc giữa các thành phần. Không có giá trị liên tục được điều khiển bởi chúng bằng đầu ra của thiết bị mà chúng được kết nối với. tức là lưới có được giá trị đầu ra của tài xế. Nếu một mạng không có trình điều khiển, nó sẽ nhận giá trị z (trở kháng cao).

Answer 4

IEEE 1364-2005

4,2 Nets và các biến:

Có hai nhóm chính của các kiểu dữ liệu: các kiểu dữ liệu khác nhau và các kiểu dữ liệu mạng. Hai nhóm này khác nhau theo cách chúng được gán và giữ giá trị. Chúng cũng đại diện cho các cấu trúc phần cứng khác nhau.

4.2.1 khai Net:

Các kiểu dữ liệu thuần có thể đại diện cho các kết nối vật lý giữa các đơn vị cấu trúc, chẳng hạn như cửa. Một lưới phải không lưu trữ một giá trị (ngoại trừ mạng lưới trireg). Thay vào đó, giá trị của nó sẽ được xác định bởi các giá trị của các trình điều khiển của nó, chẳng hạn như một nhiệm vụ liên tục hoặc một cổng.

và bảng cú pháp mà sau nói:

net_type :: = supply0 | supply1 | tri | triand | trior | tri0 | tri1 | uwire | dây | cây đũa phép | wor

Giải thích

Một mạng lưới là một tập hợp các kiểu dữ liệu, một trong số đó là wire.

Các loại dữ liệu này có điểm chung là không giống như thanh ghi mà chúng không có bộ nhớ: chúng chỉ là kết quả trung gian được xác định bởi đầu vào của chúng. Giống như khái niệm trực quan của dây.