Tôi có một câu hỏi cơ bản. Tôi đã tạo ra một số hình ảnh FPGA cho một số ứng dụng truyền thông và bây giờ tôi muốn so sánh kết quả của mình với kết quả của việc thực hiện ASIC cùng một thuật toán về hiệu suất của khu vực &. Tôi đã nghe một sự so sánh như vậy không có ý nghĩa vì nó có phần so sánh táo và cam. Nhưng tôi đã nghe về số liệu tương đương Gate, tôi không thể sử dụng số liệu này vì lý do so sánh?So sánh FPGA với thiết kế ASIC
Cảm ơn
Số liệu tương đương cổng có thể giúp bạn theo thứ tự độ lớn - nếu đủ tốt cho bạn? Vấn đề là một LUT 4 đầu vào có thể thực hiện một cổng AND duy nhất, hoặc một hàm 4 đầu vào phức tạp biểu diễn một số cổng. Hoặc (trong một chip Xilinx) nó có thể là một thanh ghi thay đổi với 16 bit bộ nhớ trong đó. Và nó có một flipflop gắn vào đầu ra của nó (với tín hiệu điều khiển attendant và tương tự .... một vài cổng). Và nếu bạn đã sử dụng khối bộ nhớ hoặc khối DSP, họ thậm chí còn khó hơn để định lượng.
Khi bạn nói rằng bạn muốn so sánh hiệu suất và khu vực, bạn có thực sự có nghĩa là "chi phí" không? Đây có phải là một sản phẩm tiềm năng với hàng triệu đơn vị được bán hay "chỉ" một vài chục trong số hàng nghìn đơn vị không? ASIC NRE là lớn!
Bạn có thể tối ưu hóa thiết kế FPGA của mình với chi phí là tốt, có thể đủ tốt, tùy thuộc vào số lượng của bạn. Ví dụ, một thiết kế xử lý ảnh được thực hiện theo kiểu truyền thống có thể lớn hơn 10x được thiết kế để sử dụng FPGA một cách nghiêm túc, với hiệu suất ứng dụng tương tự ... nếu bạn biết mình đang làm gì :)
Như đã chỉ ra, tương đương cổng chỉ là một guesstimate thô và không phải tất cả những gì chính xác để xác định khu vực trong một ASIC. Có nhiều cách khác nhau bạn có thể tìm hiểu cách thiết kế của bạn sẽ thực hiện (và chi phí) trong một ASIC. Bạn có thể sử dụng một HDL (VHDL hoặc Verilog) để thực hiện thiết kế của bạn. Nếu bạn có quyền truy cập vào một công cụ tổng hợp như Synopsys 'Design Compiler (DC), bạn có thể sử dụng nó với một trong các thư viện nhà cung cấp ASIC được cung cấp để xác định khu vực. Bạn cũng có thể sử dụng nó để tạo ra một netlist sau khi tổng hợp, cổng cấp mà bạn có thể sử dụng trong mô phỏng để xác định hiệu suất. DC cũng sẽ cung cấp cho bạn thông tin về thời gian đường dẫn quan trọng, v.v. có thể được sử dụng để tính hiệu suất.
Tuy nhiên, DC là một sản phẩm rất tốn kém và bạn có thể sử dụng công cụ cung cấp FPGA được cung cấp để tổng hợp thiết kế HDL của bạn. Bạn có thể tiếp cận một nhà cung cấp ASIC và yêu cầu họ phân tích thiết kế của bạn để xác định kích thước hiệu suất & (họ có thể sẽ sử dụng DC - bạn phải sẵn sàng đưa HDL của bạn cho họ). Họ có thể có khuynh hướng làm điều này để giành được công việc kinh doanh của bạn. Nhưng như đã được chỉ ra ASIC NRE là rất tốn kém, do đó, trừ khi bạn có một sản phẩm có khối lượng lớn nó có thể không có ý nghĩa để di chuyển thiết kế của bạn đến một ASIC.
Một trong số ít các bài viết tôi thấy về chủ đề này là: [Đo khoảng cách giữa FPGA và ASIC] (http://www.eecg.toronto.edu/~jayar/pubs/kuon/kuonfpga06.pdf). Một điều thú vị của nó là đọc và minh họa sự khó khăn trong việc so sánh hai công nghệ khác nhau. –