Làm cách nào để có điều kiện đưa tệp vào Makefile?

Question

Hãy xem xét các Makefile sau:

# <include global configuration Makefile> 

INCL = -I../include \ 
     -I<whatever> 

CPPFLAGS=$(DEFS) $(INCL) 
CXXFLAGS = -O0 -g -Wall -fmessage-length=0 

SRCS = $(wildcard *.cpp) 

OBJS = $(SRCS:.cpp=.o) 

all: $(OBJS) 

%.o: %.cpp 
    $(CXX) $(CPPFLAGS) $(CXXFLAGS) -c -o $@ $< 


depend: .depend 

.depend: $(SRCS) 
    $(CPP) $(CPPFLAGS) -M $^ > $@ 

clean: 
    rm -f $(OBJS) 
    rm .depend 


-include .depend 

Makefile này tạo ra một chuỗi #include phụ thuộc bằng cách sử dụng lệnh g++ -M, và bao gồm nó. Đây có thể là một quá trình khá dài. Vấn đề là tệp này được tạo ngay cả khi make clean được gọi, khi tệp này sẽ bị xóa. Có một cách để có điều kiện bao gồm tập tin này, và không bận tâm tạo nó nếu mục tiêu sạch được chạy?

Answer 1

Something như thế này:

ifneq ($(MAKECMDGOALS),clean) 
-include .depend 
endif 

Xem make manual page on Goals để biết thêm thông tin

Edit: -include không thể tab thụt vào, nếu không nó sẽ bị bỏ qua.

Answer 2

Bạn có thể thực hiện các phụ thuộc như vậy cho miễn phí (tức là không mất chi phí thời gian chạy) trong khi biên dịch. Khi bạn chạy clean, các phụ thuộc tự nhiên không được làm lại. Xem phần Kết hợp Biên soạn và phụ thuộc Thế hệ trong giấy Advanced Auto-Dependency Generation của Paul Smith.