Tôi có một câu hỏi liên quan đến mối quan hệ giữa bộ nhớ cache nhớ các mức bộ nhớ cache khác nhau trong kiến trúc x86 (Say Xeon X5660).Điều gì gây ra lỗi bộ nhớ cache L3 trong CPU?
Tôi đã thực hiện một số hồ sơ về ứng dụng OpenCL (Blackscholes), trên một số bộ đếm hiệu suất. Đối với mỗi bộ đếm, tôi tổng hợp tất cả các giá trị trên tất cả các lõi và nhận kết quả này:
instructions #: 493167746502.000000
L3_MISS #: 1967809.000000
L1_MISS #: 2344383795.000000
L2_DATA_MISS #: 901131.000000
L2_MISS #: 1397931.000000
memory loads #: 151559373227.000000
Câu hỏi đặt ra là tại sao số lần bỏ L3 lớn hơn số lần nhớ L2? (Tôi tiếp tục chạy lại hồ sơ nhiều lần và phương sai không đáng kể). Những gì tôi nghĩ về cơ bản là:
bỏ lỡ L2 = L3 lượt truy cập + L3 nhớ
Ai đó có thể giải thích cho tôi những gì diễn ra sai ở đây, tôi đã bỏ lỡ một cái gì đó?
Đưa thêm một chút nữa, điều gì khiến bộ nhớ cache được đọc cho bộ nhớ cache cấp cuối cùng (CPU) của CPU? Nó chỉ đơn giản là một dữ liệu bỏ lỡ từ L2?
Cảm ơn
Có thể nào bạn đang đo lường điều này trên kiến trúc với bộ đệm L2 riêng biệt và L3 hợp nhất? Nếu vậy, bạn có thể chỉ đọc cache từ một L2 và các số L3 có thể là từ một L3 hợp nhất. – boiler96
Vâng, tôi nhận thấy về điều này. Nhưng tôi chắc chắn rằng tôi đã tóm tắt cho tất cả các lõi. Vì vậy, nó không quan trọng cho dù đó là thống nhất hay không, phải không? – Zk1001
Một điều nữa là, khi tôi làm điều này: "cat/sys/thiết bị/hệ thống/cpu/cpu0/cache/index2/type", những gì tôi nhận được là "thống nhất". Nó được biết rằng bộ nhớ cache L2 là riêng và 256K mỗi lõi cho tất cả các kiến trúc Westmere, phải không? – Zk1001