Sắp xếp bộ nhớ trên bộ xử lý Intel 32 bit

Question

Bộ vi xử lý 32 bit của Intel như Pentium có bus dữ liệu rộng 64 bit và do đó lấy 8 byte cho mỗi lần truy cập. Dựa trên điều này, tôi giả sử rằng các địa chỉ vật lý mà các bộ xử lý này phát ra trên bus địa chỉ luôn là bội số của 8.

Thứ nhất, kết luận này có đúng không?

Thứ hai, nếu đúng, thì bạn nên căn chỉnh các thành viên cấu trúc dữ liệu trên ranh giới 8 byte. Nhưng tôi đã nhìn thấy những người sử dụng một liên kết 4-byte thay vì trên các bộ vi xử lý.

Làm cách nào để chúng được chứng minh khi làm như vậy?

Answer 1

Quy tắc chung của ngón tay cái (ngay từ Hướng dẫn tối ưu hóa nội dung và AMD) là mọi loại dữ liệu phải được căn chỉnh theo kích thước riêng của nó. An int32 phải được căn chỉnh trên ranh giới 32 bit, một int64 trên ranh giới 64 bit, v.v. Một char sẽ chỉ vừa vặn ở mọi nơi.

Một quy tắc khác là, tất nhiên "trình biên dịch đã được thông báo về yêu cầu căn chỉnh". Bạn không cần phải lo lắng về nó bởi vì trình biên dịch biết để thêm các padding và offsets đúng để cho phép truy cập dữ liệu hiệu quả.

Ngoại lệ duy nhất là khi làm việc với hướng dẫn SIMD, nơi bạn phải tự đảm bảo căn chỉnh trên hầu hết các trình biên dịch.

Thứ hai, nếu đúng, thì phải căn chỉnh thành viên cấu trúc dữ liệu trên ranh giới 8 byte. Nhưng tôi đã thấy những người sử dụng liên kết 4 byte thay vì trên các bộ vi xử lý này.

Tôi không thấy điều đó tạo nên sự khác biệt như thế nào. CPU có thể đơn giản phát hành đọc cho khối 64 bit có chứa 4 byte đó. Điều đó có nghĩa là nó nhận được 4 byte phụ trước khi dữ liệu được yêu cầu hoặc sau đó. Nhưng trong cả hai trường hợp, nó chỉ mất một lần đọc. Việc căn chỉnh 32 bit dữ liệu 32 bit đảm bảo rằng nó sẽ không vượt qua ranh giới 64 bit.

Answer 2

xe buýt Physical là 64bit rộng ... bội số của 8 -> vâng

TUY NHIÊN, có hai yếu tố hơn để xem xét:

1. Một số tập lệnh x86 là byte giải quyết. Một số là 32bit phù hợp (đó là lý do tại sao bạn có 4 byte điều). Nhưng không có (lõi) hướng dẫn được 64bits liên kết. CPU có thể xử lý truy cập dữ liệu lệch.
2. Nếu bạn quan tâm đến hiệu suất, bạn nên suy nghĩ về dòng bộ nhớ cache, không phải bộ nhớ chính. Các dòng bộ nhớ cache rộng hơn nhiều.

Answer 3

Để truy cập ngẫu nhiên và miễn là dữ liệu không được căn lề (ví dụ: vượt ranh giới), tôi không nghĩ rằng nó quan trọng nhiều; địa chỉ chính xác và bù đắp trong dữ liệu có thể được tìm thấy với một cấu trúc AND đơn giản trong phần cứng. Nó được làm chậm khi một truy cập đọc là không đủ để có được một giá trị. Đó cũng là lý do tại sao các trình biên dịch thường đặt các giá trị nhỏ (byte, vv) với nhau bởi vì chúng không phải ở một mức bù cụ thể; quần short nên ở ngay cả địa chỉ, 32 bit trên địa chỉ 4 byte và 64 bit trên địa chỉ 8 byte.

Lưu ý rằng nếu bạn có bộ nhớ đệm truy cập dữ liệu tuyến tính và không bắt buộc, mọi thứ sẽ khác nhau.

Answer 4

Chúng được biện minh khi làm như vậy vì thay đổi thành liên kết 8 byte sẽ tạo thành thay đổi ABI và cải thiện hiệu suất cận biên không đáng để gây ra sự cố.

Như người khác đã nói, vấn đề về bộ nhớ cache. Tất cả các truy cập trên bus bộ nhớ thực tế là về các dòng bộ nhớ cache (64 byte trên x86, IIRC). Xem tài liệu "Mọi lập trình viên cần biết gì về bộ nhớ" đã được đề cập. Vì vậy, lưu lượng bộ nhớ thực tế là 64 byte liên kết.

Answer 5

Xe buýt 64 bit mà bạn tham chiếu để cấp dữ liệu cho bộ đệm. Là một CPU, luôn đọc và ghi toàn bộ các dòng bộ nhớ cache. Kích thước của một dòng bộ nhớ cache luôn luôn là bội số của 8, và địa chỉ vật lý của nó thực sự là liên kết tại 8 byte bù đắp.

Chuyển bộ nhớ cache để đăng ký không sử dụng dữ liệu bên ngoài, do đó chiều rộng của xe buýt đó không liên quan.